# EUROPEAN PATENT OFFICE

## Patent Abstracts of Japan

01179334 PUBLICATION NUMBER PUBLICATION DATE 17-07-89

05-01-88 APPLICATION DATE APPLICATION NUMBER 63000459


APPLICANT : CITIZEN WATCH CO LTD:

INVENTOR : IINUMA YOSHIO:

H01L 21/60 H01L 21/56 INT.CL.

MOUNTING OF SEMICONDUCTOR TITLE

DEVICE



ABSTRACT : PURPOSE: To form a lead structure whose lead part is sufficiently thin, where an interval is fine and which is comparatively strong by a method wherein, after a lead pattern for external connection use of a semiconductor device electrode has been formed on a substrate, a bare chip of a semiconductor device has been bonded onto the lead pattern in a facedown manner, this semiconductor device is sealed by using a sealing material such as a resin or the like and only the substrate is removed.

> CONSTITUTION: A resist 11 for conductor lead pattern formation use is formed on one face of a substrate 10 of aluminum, stainless steel or the like; after that, openings are made in this resist 11; conductor lead patterns 12 composed of copper, aluminum, an alloy of these or the like are formed in the openings by an electrolytic plating method or the like. Then, the resist 11 is removed; after that, the semiconductor device 14 is bonded onto the conductor lead patterns 12 in a facedown manner by using a conductive bonding material 13 such as a solder, a conductive paste or the like. After that, the semiconductor device 14 is covered wholly with a sealing material 15 such as a resin-based material or the like: a gap between the semiconductor device 14 and the base substrate 10 is filled. Then, the base substrate 10 is removed; a package of the semiconductor device is completed.

COPYRIGHT: (C)1989.JPO&Japio

	• •		,	•	
					,
					- 1

返日本国特許庁 JP。——②特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平1 - 179334

⊕lint, Cl. ⁴

盖別記号

庁内整理番号

**多公開 平成1年(1989)7月17日** 

1 11 L 21 60 21/56

Z - 318-51 R - 5835-5F

審査請求 未請求 請求額の数 1 全5頁

G-発明の名称 半導体素子の実装方法

①特 屬 暗63−459

學出 願 昭63(1988)1月5日

母発 明 者 平 堡

宏 幸

埼王県所沢市大字下富字武野840 シチズン時計株式会社

技術研究所內

仓発 明 者 飯 福 芳 夫

埼玉県所沢市大字下富字武野840 シチズン時計株式会社

技術研究所內

多出 願 人 ンチズン時計株式会社 東京都新宿区西新宿2丁目1番1号

4年

丁の明の名称

半導体業子の実装方法

2. 特許請求の範囲

パース基板上の全面にレジス・を急布する工具 2、 所定形状の中国体業平置層の外部接続のため スペードスターン 製炭用の欝 口部を前 絵レジタ・ にも抜する工程と、可能にニャパイニン形成単に 開口部に導電層を用成する工程と、前部レジスト を行曲する工程と、の記り一マバタージ上の前記 # 導体男子を導電接台材により接続する工程と、 財正なにより前記ペース基本の特別を前記半選件。 男子を貸りように割止する工程と、 前記パニタ券

( 従来の技術と<del>関係等</del>)

電子機器の軽輝短小化への要求と高密度実装へ の要求から電子部品のより小型で存型なパッケー ジング技術が重要であり、表面典装に対応する半 導件典子バッケージが多用されつつある。従来の 表出史集甲バックージ、例えばスモース・アクト きゅう・バッグージ(SOP)、カラビ・デキュ ೬೬೮-೮-೮-೧೯೩೯೯೦, ಶಕರಕಲ್ತು ೧೯ ディト・チャブ・キャリア(PLCC)等は、半 媒体実子チャブサイズに比較するとその外形寸法 はかなり内型である。

- 花って同パッマー、を回路基故郷に実装した場 会、アバッケー(必伊装金精帯は体験をデタ)

本原用は新食選用各位が20mmでも用途体量分の超。 to the second s

de de la production de

シャケー・グラー かおかく 安かり な構造を扱う こうべつがとれまし

任来子14を封止した対比な、5の側部からでポートを打かれて、また対比を対するためでは、またがにするためにはおいて、カーム41の厚さのためにをおけるためにを対した。ことが変化した。カーには、カーには、カーにはない。カーにはないがある。カーにはない。カーにはない。カーにはない。カーにはない。カーにはない。カーにはない。カーにはない。カーにはない。カームを観路は、カームを観路は、カームを表して、カームの側部のでは、カームののでは、カームののでは、カームののでは、カームののでは、カームののでは、カーム

容別で表示された。 部型にすることがあって、 ののは、 ののでは、 ののでは

#### (発明の目的)

出場明の目的は上記のような問題点に適目して、 リード部に厚さが十分薄く、微細ピッチでありな がある比較的強固なリート構造を有し、半導体素 子の多ピジ化に対応できる高密度実装に適した形 小型・超速型パッケージの実装方法を提供するこ とにある。

### (発明の構成)

上記目的を達成するため本発明の半導体素子の 実装方法においては、金属等のパース基板上に手 導体素子電極の外部接張中でデップをアコイクル カンボンディング等の方法でポンディングとの この半導体素子を衝撃の動止れた。 かにリードバターンを形成したペース基板の をエッチング或はピーツング等により除去するこ とで、動止材とリードバターンとが一体化したバ ッケージを形成させる。

#### (作用)

このバッケータング法では、ベース整板除去の

の計 制羅力を増加させる(例えば封止材に食い込む様な)形状で形成させること等で!――を通歴 に保持する事が可能である。

#### [美趣例]

次に第1回(b)に示すようレジスト11 絵芸飲に 半田、導電ペースト等の導電接合材1 5を用いて 半導体集子14を導体リードパターン12 上へコ ェイスダランボンディングする。そのは、第1と

7

#### 特開平1-179331(3)

のにデザように実能系材料等の制止材1.5によって半導体素子1.4全体を確い、かつ半導体素子1.4とベース基板1.0との間を想めるように對止せる。

でにパー・基本する「おすし、数主型加点示す」では、単連体業「かつっと、フが完成する。パーン等です「Oの除去方せは、機械的ピー・ング、値を研究品による産業エッチングやリアクティブ・イオン・エッチング、RID)等による検索エッチングなどどの様な方法でもよい。

第1図における事体リードバターン12はバタケージの国路基板上へのポンディングの仕様に応じて、半様体集子の外部引き出し用電極と同じ配置、対止材の外板よりも外側に引き出した配置、 生体体集子の外部引き出し用電源よりも内側に引き出した配置或はそれらを組み合わせた配置に形成することができる。このことを第2図に示す。

第2図(a)、(b)、(c)は導体サードバターンのサードの引き出し方法を示す平面図、及び第2図(d)、(e)、(h)はそれぞれ第2図(a)、(b)、(c)の引き出し方

また、上記第2Q(は、16)、10)の導体リードバターン形状は組み合わせることも可能である。

葉を図はベース基板除去を容易にするために別 職器を設け、また割止材によってリードバターン を選出に選择させて構造にする事故をを干した正 種類血圧である。

まず第3回日にデオルイに、一つ部の、〇上に 計画簿3回を形式する。来離層3〇は後工程で形 成する場体が一ドスターン12と網解し最、枚料 色元は経体で一ドスターン12を網・シギで形式 させる場合、銀上の密覧力が弱、材料としてので タギの山を用いて蒸着、スペックリング的により 等さい一ち4m段で形成する。更に無3回かにデ まに対応して製造される半導体素子のパッチージ 同断面図である。第2図100は、後工程で形成され 毛封止材の外側するよりも内側の半導体素子の外 部引き出し用電機と同じ配置の導体リードパメー

120を形成した無信例で、この場合製造さり る半導体数子のバッケージは第2回地は示す断面 形状のようになる。第2回回は、後工程で形成さ れる對正材の外間16よりも外側に、導体リード バターン120を引き出す形状にした実施例で、 との場合製造される半導体業子のバッケージは第 2図(e)に示す断面形状になる。このとき封止材 15から外部へ引き出された導体リードバターン 126はバッケージの回路基板上へのポンディジ グの仕様に応じて、切断或は折り曲げ等の加工を することも可能となる。第2回(c)は、後工程で形 成される封止材の全局 1 6 よりも内側の半導体素 子の外部引き出し用電煙よりも更に内側に、導体 リードバターン12cを引き出す形状にした実施 例で、この場合製造される半導体素子のバッケー ジは第2回的に示す断面形状になる。

導体リードパターン 1 2 上に導電接合材 1 3 を用いて接合する。続いて第 3 図/di にデすように、半連体素子 1 4 全体を覆うように新止せ、5 で新止する。

このとき他に出版した媒体リードバターン・2 の様序句に突き出た始部の下側に十封止材でも必 医り込み媒体リードバター、12はより確固に封 止れ1.5と一体化保持されることになる。更にベ ース基板1.0及び剝離層 5.0を封止材1.5と平離 層 3.0との雰囲から除去し、第3.図iccに赤すよれ にパッケースを完成する。ベース基板1.0及び剝 離層 3.0の除去方法は、機械的ビーリング、低額 等の製品による温売エ・チングをファンティー・

いちでは、サガス、1 についわれ、 いっと、 こと、 まいまでおきの 数型等がをなる確立すべきにかね。 から、3 を確すまたも、 ある、 ことできる母も、 、 3

### 特開平1~179334(4)

無いので、より半導体素子サイズに近いバックージを提供することが可能である。

#### 〔発明の効果〕

従って高密度な表面実装に適応した半導体装置を提供する上に、更にはペア・チャブの使いにくい多チャブ搭載ボード製品、例えば1Cカード、メモリーカード等の実装に有効といった効果がある。

#### 4. 図面の簡単な説明


第1四、第3回はしずれも本発明の実施例にお


ける製造工程を示す断面区、第12回回、101、102をよび di、161、161は本発明の実施例におけるそれぞれ平面図および断面区、第4回は従来例を示す断面図である。

- 1 0 ……ベース 菱板、
- 1 1 ……レジタト、
- 1 2 ……導体リードバターン
- 13……專風报合材。
- 1.4 …… 半導体影子、
- 1 5 …… 對止稅、
- 16……對止ヤの外層部、
- 3 0 ……制和海、
- 40……からディングライサー、
- 4 1 ..... 9 + > > = = = =

特許 出葬人 シナメン時計株式会社








# 特開年1-179334(5)

10. ペ-ス基板

第3図



12 c

esta in la comita di comita da

